ID Artikel: 000077414 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/10/2016

Mengapa penerima simpleks Intel® Stratix® 10 FPGA L-tile saya memiliki toleransi jitter yang rendah ketika tidak ada pemancar yang digunakan untuk saluran tersebut?

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime versi 16.1.2 ES Edition dan kode kalibrasi sebelumnya, penerima simpleks perangkat Intel Intel® Stratix® 10 Anda mungkin memiliki toleransi jitter yang rendah bila tidak ada pemancar yang digunakan di saluran tersebut.

    Resolusi

    Untuk mengatasi masalah ini, Anda dapat instantiate simpleks TX transceiver dan menggabungkan ke saluran yang sama sebagai simpleks RX transceiver.

    Setelah kalibrasi selesai, Anda dapat menulis 1'b0 untuk mengatasi 0x10F offset untuk menghentikan clock serializer TX agar tidak beralih dan menghemat daya. Jika kalibrasi ulang mode pengguna harus dijalankan lagi, Anda harus terlebih dahulu mengaktifkan kembali serializer TX dengan menulis 1'b1 untuk mengatasi 0x10F offset.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.