ID Artikel: 000077442 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 09/10/2019

Mengapa saya mendapatkan pesan galat yang lebih bugar saat memilih opsi protokol HDMI di L-Tile dan H-Tile fPLL Intel® Stratix® 10 FPGA IP?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel® Quartus® Prime Edisi Pro versi 19.1, 18.2, 18.1.1 dan 18.1, ketika menggunakan opsi protokol HDMI untuk fPLL IP, pengguna akan melihat pesan galat yang lebih bugar berikut:

     

    Galat (15653): Fitter tidak dapat menemukan konfigurasi hukum untuk atom berikut. Perbarui semua inti IP transiver PHY yang sudah kedaluarsa, perbaiki penetapan pin ilegal apa pun, kemudian kompilasi ulang desain Anda.

    Galat(15744): Dalam atom 'u0|xcvr_fpll_s10_htile_0|fpll_inst'

    Galat (15744): Pengaturan harus cocok dengan satu atau beberapa kondisi ini:

    Galat(15744): ( primary_use != TX ) OR ( samping == KIRI ) ATAU ( f_min_pfd == 50000000 )

    Galat(15744): Tetapi penetapan berikut melanggar ketentuan di atas:

    Galat(15744): samping = SIDE_OFF

    Galat(15744): f_min_pfd = 25000000

    Galat(15744): primary_use = TX

     

    Opsi protokol HDMI tidak didukung untuk Intel® Quartus® perangkat lunak Prime Edisi Pro versi 19.1, 18.2, 18.1.1 dan 18.1.

    Resolusi

    Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.2. Untuk Intel® Quartus® Prime Pro versi sebelum 19.2, gunakan mode protokol Dasar.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.