ID Artikel: 000077518 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada masalah dengan memilih opsi Aktifkan sinyal byte-enable Avalon-MM saat menghasilkan Kontroler RLDRAMII dengan UniPHY?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, opsi "Aktifkan sinyal byte-enable Avalon-MM" pada tab Pengaturan Pengontrol RLDRAMII Controller dengan UniPHY pada versi 11.0 tidak memiliki efek apa pun pada kontroler. Saat diaktifkan, tidak ada port kontroler untuk avl_be yang dibuat atau digunakan dengan cara apa pun.

 

Tidak ada solusi untuk mengimplementasikan byte enable. Masalah ini akan diperbaiki di versi IP dan Quartus di masa mendatang® Perangkat lunak II.

Produk Terkait

Artikel ini berlaku untuk 8 produk

Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.