ID Artikel: 000077565 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 04/03/2013

Galat Internal: Sub-sistem: FSV, File: /quartus/fitter/fsv/fsv_module_lvds_cv.cpp, Baris: 2420

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 12.0, Anda mungkin melihat galat internal ini jika desain Anda menerapkan megafungsi ALTLVDS_TX dengan tx_outclock logika inti pendorong sinyal. Galat internal ini terjadi pada desain yang menargetkan perangkat V atau Cyclone® V Arria®.

    Resolusi

    tx_outclock Menggunakan sinyal untuk mendorong logika inti tidak didukung.

    Perangkat lunak Quartus II yang dimulai dengan versi 12.1 melaporkan pesan galat yang menjelaskan masalah alih-alih menghasilkan kesalahan internal.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Cyclone® V GX FPGA
    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.