ID Artikel: 000077666 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/10/2014

Peringatan: CONV_INTEGER: Ada 'U'|' X'|' W'|' Z'|' -' dalam operan aritmatika, dan telah dikonversi menjadi 0.

Lingkungan

    Perangkat Lunak Intel® Quartus® II
    DSP Builder for Intel® FPGAs Edisi Pro
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin mendapatkan peringatan ini saat mensimulasikan beberapa desain DSP Builder® di bawah Modelsim®. Pesan peringatan ini tidak berpengaruh pada hasil simulasi Anda, dan dapat diabaikan.

Resolusi

Peringatan ini (dan semua peringatan lain seperti itu) dapat ditekan dengan salah satu dari dua metode:

  1. Menekan melalui Modelsim GUI:
    • Buka kotak dialog Simulasi (menu Opsi).
    • Setel opsi Menekan Peringatan dari Paket Synopsys ke Aktif.
    • Klik Oke.
  2. Cari file *_atb.do di direktori proyek Anda, cari komentar "Nonaktifkan beberapa peringatan ...", dan komentari baris selanjutnya sebagai berikut:

# Nonaktifkan beberapa peringatan yang terjadi di awal simulasi
diam-diam mengatur StdArithNoWarnings 1
Jalankan 0ns
# diam-diam mengatur StdArithNoWarnings 0
jalankan -semua

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GX FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.