Kebutuhan sinyal clock REFCLK_GXE untuk E-Tile transiver yang tidak digunakan untuk memenuhi persyaratan konfigurasi perangkat Intel® Stratix® 10 &; Intel Agilex® 7 FPGA bergantung pada apakah Anda mempertahankan transiver E-Tile dengan penetapan File Pengaturan Quartus® (QSF) PRESERVE_UNUSED_XCVR_CHANNELS.
Jika Anda tidak pernah berencana untuk menggunakan E-Tile transceiver dan Anda tidak memiliki penetapan QSF PRESERVE_UNUSED_XCVR_CHANNELS, Anda tidak perlu memberikan sinyal REFCLK_GXE untuk memenuhi aturan konfigurasi perangkat Intel® Stratix® 10 &; Intel Agilex® 7 FPGA.
Jika E-Tile Anda saat ini tidak digunakan, tetapi Anda berencana untuk menggunakannya nanti, penetapan QSF PRESERVE_UNUSED_XCVR_CHANNELS diperlukan. Dalam hal ini, Anda harus memberikan sinyal REFCLK_GXE untuk memenuhi aturan konfigurasi perangkat Intel® Stratix® 10 &; Intel Agilex® 7 FPGA.