ID Artikel: 000077751 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/10/2011

Implementasi SOPC Builder Hard IP dari Kompilator PCI Express Macet saat Memasuki Status L1

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Ketika host memprogram PMCSR mendaftar di alamat 0x1f ke negara bagian D3, varian endpoint Hard IP yang dibuat dalam SOPC Builder mungkin macet saat melakukan jabat tangan pesan manajemen daya protokol dengan port root.

Masalah ini memengaruhi implementasi IP keras PCI Express Fungsi MegaCore dalam SOPC Builder.

Resolusi

Solusinya adalah mengatur test_in[7] = 1 untuk menonaktifkan semua negosiasi daya rendah.

Masalah ini diperbaiki pada PCI Express MegaCore versi 10.1 Fungsi.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.