Karena bug di SOPC® Builder, PCI Express® Core Clock Out selalu diatur ke 125 MHz.
Hal ini dapat menyebabkan kegagalan waktu dalam tingkat kecepatan perangkat -7 dan -8.
Untuk mengatasi masalah ini:
Edit file pcie_compiler_0_core.v secara manual dan ubah
altpcie_hip_pipen1b_inst.core_clk_divider = 2 hingga
altpcie_hip_pipen1b_inst.core_clk_divider = 4
Masalah ini memengaruhi semua versi SOPC Builder hingga dan termasuk v10.1.
Masalah ini telah diperbaiki di Quartus® II versi 10.1SP1. Pelanggan disarankan untuk meningkatkan ke rilis Quartus® II ini dan melakukan regenerasi.