ID Artikel: 000077860 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Dapatkah saya menonaktifkan opsi "Aktifkan sinyal byte-enable Avalon-MM" saat menerapkan IP kontroler berbasis DDR3 SDRAM UniPHY di Qsys?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saat menggunakan kontroler DDR3 UniPHY versi 11.1 dalam sistem Qsys Anda jika Anda menonaktifkan opsi "Aktifkan sinyal byte-enable Avalon-MM", Anda mungkin melihat bahwa tidak ada byte aktif pada bus Avalon. Keberadaan byte Avalon tergantung pada opsi ini. Opsi ini dicentang secara bawaan tetapi mungkin tidak dicentang jika tidak ada pemberdayaan byte yang diinginkan.

    Tidak disarankan untuk menonaktifkan Avalon byte aktif dalam sistem Qsys, terutama dalam sistem lebar campuran atau ketika master dapat melakukan akses kata sebagian, karena dapat menyebabkan potensi masalah korupsi data.

    Produk Terkait

    Artikel ini berlaku untuk 8 produk

    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® III FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.