ID Artikel: 000077886 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 06/08/2012

Mengapa sintesis Quartus II tidak mengenali mesin status SystemVerilog saya?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Dalam perangkat lunak Quartus® II, jika Anda menggunakan jenis enum untuk variabel status di file desain SystemVerilog Anda, bawaan ini ke jenis int yang ditandatangani. Sintesis Quartus II tidak mengenali ini sebagai mesin status. Hanya jenis int yang tidak ditandatangani sebagai variabel state oleh sintesis Quartus II.
Resolusi

Tentukan jenis enum Anda sebagai int yang tidak ditandatangani, misalnya:

enum int unsigned { S0 = 0, S1 = 2, S2 = 4, S3 = 8 } state;

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.