ID Artikel: 000077893 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/08/2021

Mengapa F-Tile PMA/FEC Direct PHY Intel FPGA IP Nilai pembacaan register CSR Lunak untuk Tipe PMA (FGT/FHT) dan status lock-to-data CDR RX tidak valid menggunakan Intel® Quartus® Perangkat Lunak Edisi Pro Prime versi 21.2?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Intel® Quartus® Prime Edisi Pro Edisi Perangkat Lunak versi 21.2, F-Tile PMA/FEC Direct PHY Intel FPGA IP Soft CSR register memiliki nilai readback yang tidak valid.

    Jika pengguna melakukan nilai readback dari alamat register berikut ini:

    1) Jenis PMA

    J.   Nama register: PMA_type

    B.   Nilai:

    0: FGT

    1: FHT

    c. Alamat offset: 0x800[12]

    d. Masalah diamati: Nilai pembacaan PMA_type mungkin tidak benar.

    2) CdR RX Locked-to-data

    J.  Nama register: rx_cdr_locked2data

    B.  Nilai:

    0: RX CDR PLL tidak terkunci.

    1: CDR RX jalur fisik terkait terkunci ke data.

    c. Alamat offset: 0x814[15:0]

    d. Masalah diamati: Nilai pembacaan CDR RX untuk status locked-to-data selalu terjebak pada '0', meskipun saluran RX telah mencapai mode locked-to-data.
     

    Anda akan membaca kembali nilai yang tidak valid untuk dua register yang disebutkan di atas. Masalah ini valid untuk mode PMA Direct dan FEC Direct.

    Resolusi

    Patch tersedia untuk memperbaiki masalah ini pada Intel Quartus Perangkat Lunak Edisi Prime Pro versi 21.2. Unduh dan instal Patch 0.16 dari tautan yang sesuai di bawah ini.

    Unduh patch 0,16 for Windows (quartus-21.2-0.16-windows.exe)
    Unduh patch 0.16 untuk Linux (quartus-21.2-0.16-linux.run)
    Unduh Readme untuk patch 0.16 (quartus-21.2-0.16-readme.txt)

    Patch memperbarui nilai register Soft CSR untuk memberikan nilai pembacaan yang benar untuk kedua register yang disebutkan.
    Setelah solusi/perbaikan diterapkan:

    1) Jenis PMA

    Nilai pembacaan Jenis PMA untuk jenis FGT adalah '0' dan FHT adalah '1'.

    2) CdR RX Locked-to-data

    Nilai pembacaan data locked-to-data RX mencerminkan status aktual kanal, seperti yang disangkal ketika saluran RX mencapai LTD dan tidak menegaskan kapan LTD tidak tercapai.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 21.3.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri I
    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri F

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.