Deskripsi
Jika Anda membatasi desain RLDRAM II menggunakan DDR Timing Wizard (DTW) dalam perangkat lunak Quartus® II versi 8.1, Anda akan melihat pelanggaran waktu pemulihan/penghapusan. Namun, ini adalah jalur palsu yang tidak dibatasi dengan benar. Untuk mengatur penetapan jalur palsu, tambahkan baris berikut ke bagian bawah file SDC yang dihasilkan DTW dan jalankan ulang TimeQuest Timing Analyzer.
set_false_path -dari [get_clocks {dtw_read_*}] -hingga [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]}]
set_false_path -dari [get_clocks {g_stratixii_pll_rldramii_pll_inst|altpll_component|pll|clk[0]}] -hingga [get_clocks {dtw_read__*}]