ID Artikel: 000077914 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 04/06/2014

Mengapa rantai JTAG saya rusak ketika sinyal HPS_nRST atau HPS_nPOR dinyatakan?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Port JTAG sistem prosesor keras (HPS) (HPS_TCK, HPS_TMS, HPS_TDI, HPS_TDO) dari perangkat SoC V Arria® dan Cyclone® V diadakan dalam Reset Logika Pengujian saat HPS_nRST Atau HPS_nPORdinyatakan.

 

Resolusi

Untuk melakukan pemindaian batas atau konfigurasi FPGA memastikan salah satu hal berikut adalah benar:

  • Port HPS tidak termasuk dalam rantai JTAG saat HPS_nRST Atau HPS_nPORdinyatakan.
  • Tje HPS_nRST Atau HPS_nPORdihentikan sebelum menggunakan rantai JTAG.

Perhatikan bahwa port HPS JTAG tidak digunakan untuk konfigurasi atau pemindaian batas dan hanya digunakan untuk akses debugger.

Produk Terkait

Artikel ini berlaku untuk 5 produk

Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.