ID Artikel: 000077975 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/09/2012

Galat: Tidak dapat menempatkan CQn I/O "mem_cq[0]" ke pin lokasi I/O non-CQn

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Pesan galat ini terjadi saat menggunakan :

  • Altera QDRII dan QDRII SRAM Controller dengan UniPHY IP
  • Interfacing ke komponen QDRII dengan latensi baca 2

Karena struktur internal elemen IO Arria® II GX, Stratix® III dan Stratix perangkat IV, koneksi sinyal CQ dan CQn harus ditukar ketika melakukan interfacing ke komponen SRAM QDRII dengan latensi baca 2.

Hubungkan clock baca:

  • Pin CQ komponen SRAM QDRII -> FPGA pin CQn (ditandai Qbar dalam pin planner)
  • Pin CQn komponen SRAM QDRII -> FPGA pin DQS (ditandai S dalam perencana pin)

Untuk perangkat SRAM QDR II atau QDR II dengan latensi baca 1,5 atau 2,5 siklus, hubungkan CQ ke pin DQS (S di Quartus II Pin Planner), dan pin CQn ke CQn (Qbar di Pin Planner Quartus II).

Produk Terkait

Artikel ini berlaku untuk 5 produk

Arria® II GX FPGA
Stratix® IV FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.