ID Artikel: 000078075 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/12/2015

Saat mengeksekusi instruksi KEY_VERIFY, mengapa bit register terkait dengan kunci volatil kadang-kadang diatur setelah daya, meskipun tidak ada kunci yang diprogram dalam perangkat Stratix V, Arria V atau Cyclone V?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda dapat mengamati bit register yang terkait dengan kunci volatil kadang-kadang diatur setelah daya diaktifkan saat mengeksekusi instruksi JTAG KEY_VERIFY, meskipun tidak ada kunci yang diprogram dalam perangkat V Stratix® V, Arria® V atau Cyclone® V. Ini karena tidak ada pengaturan ulang daya untuk register yang didukung oleh VCCBAT, sehingga bit ini tidak didefinisikan pada daya.

Ini tidak akan menyebabkan masalah dengan pemrograman kunci.

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.