Deskripsi
Karena masalah dalam perangkat lunak Quartus® II versi 13.1 dan sebelumnya, Anda mungkin melihat Galat Internal pada desain V Arria® V, Cyclone® V atau Stratix® V Anda. Galat ini terjadi jika desain Anda berisi Transceiver Native PHY yang dikonfigurasi untuk menggunakan TX PLL eksternal dan jaringan clock xN.
Resolusi
Untuk mengatasi masalah ini, jangan aktifkan opsi Gunakan TX PLL eksternal ketika juga menggunakan jaringan clock baris xN.
Versi perangkat lunak Quartus II dijadwalkan akan menghasilkan pesan galat untuk konfigurasi ini.