ID Artikel: 000078206 Jenis Konten: Product Information & Documentation Terakhir Ditinjau: 31/12/2013

Bagaimana kami dapat memastikan bahwa Stratix perangkat IV GX/GT dan Arria II GX memenuhi batas waktu transisi PCI Express L0?

Lingkungan

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Sistem protokol PCI Express perlu mendukung perubahan status L0s hingga L0 dalam waktu 2us untuk PCI Express Gen2 dan 4us untuk PCI Express Gen1. Stratix® perangkat IV GX/GT dan Arria® II GX memenuhi waktu ini jika parameter VTX-CM-DC-ACTIVEIDLE-DELTA kurang dari 25 mV.  Jika parameter VTX-CM-DC-ACTIVEIDLE-DELTA antara 25 mV dan 60 mV, Altera menyediakan patch untuk perangkat lunak Quartus® II versi 9.0 SP2.  Hubungi Altera Dukungan Saya untuk mendapatkan patch.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® II GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.