ID Artikel: 000078501 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/08/2012

Apakah input SSTL dan HSTL di diferensial dalam seri III Cyclone® dan Cyclone® IV memerlukan input VREF untuk referensi?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, penggunaan standar I/O ini sebagai input juga memerlukan input VREF. Ini karena pada seri perangkat CYCLONE® III dan Cyclone® IV, input diferensial ini diperlakukan sebagai dua input HSTL dan SSTL satu ujung dan hanya satu yang didekode. Oleh karena itu, VREF diperlukan untuk menentukan status sinyal.

Resolusi

N/A

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 4 produk

Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.