ID Artikel: 000078560 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 25/02/2013

Mengapa saya mendapatkan kesalahan penempatan pin di Quartus II saat menetapkan sinyal pengguna ke pin data konfigurasi serba guna yang juga digunakan untuk konfigurasi FPPx16, bahkan jika pin serba guna disediakan untuk digunakan sebagai I...

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Anda mungkin mendapatkan kesalahan penempatan pin seperti itu di perangkat lunak Quartus® II jika Anda juga telah mengaktifkan pin Partial Reconfiguarion (PR) dalam proyek Anda. Ketika pin PR diaktifkan, pin data konfigurasi tujuan ganda yang digunakan untuk mode Fast Passive Parallel (FPPx16) 16-bit hanya dapat digunakan untuk tujuan konfigurasi.
Resolusi Nonaktifkan pin PR di proyek Anda atau lepas penetapan lokasi sinyal pengguna ke pin serba guna ganda yang terpengaruh. 

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.