ID Artikel: 000078643 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/01/2015

Simulasi Desain Contoh VHDL PCI Express Gagal

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Simulasi VHDL gagal untuk contoh desain yang dijelaskan dalam Memulai dengan Arria V Hard IP untuk PCI Express bab Arria V Hard IP untuk Panduan Pengguna PCI Express dan untuk "Memulai dengan Stratix V Hard IP untuk PCI Express" bab Stratix V Hard IP untuk Panduan Pengguna PCI Express.

Resolusi

Masalah ini diperbaiki pada PCI Express IP versi 12.0 Core.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Stratix® V FPGA
Arria® V FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.