ID Artikel: 000078647 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 27/07/2012

Altera PLL v12.0: Memasuki pergeseran fase output dalam satuan derajat menyebabkan simulasi yang salah

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Secara bawaan, perubahan fase pada Altera PLL v12.0 MegaWizard Plug-In Manager ditentukan dalam unit derajat. Namun, jika Anda menentukan pergeseran fase output dalam satuan derajat, pergeseran fase tidak disimulasikan Benar.

Resolusi

Untuk menyimulasikan pergeseran fase dengan benar, tentukan pergeseran fase output dalam picoseconds atau, di file .vo atau .vho Anda termasuk ps dalam instantiasi Anda. Misalnya, dalam berkas .vo atau .vho Perubahan

xxxxx.phase_shift0 = 5000

Untuk

xxxxx.phase_shift0 = “5000 ps”

Produk Terkait

Artikel ini berlaku untuk 3 produk

Stratix® V FPGA
Arria® V FPGA dan SoC FPGA
Cyclone® V FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.