ID Artikel: 000078675 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 31/12/2014

Penargetan Inti IP Latensi Rendah 40-100 GbE Stratix Perangkat V dengan Clock Referensi 322 MHz Memiliki Frekuensi Clock RX MAC yang Salah

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Editor parameter LL 40-100 GbE memberikan dua kemungkinan nilai untuk parameter frekuensi referensi PHY . Kedua nilai harus menghasilkan frekuensi clk_rxmac 312,5 MHz untuk variasi 40 GbE dan 390,625 MHz untuk variasi 100 GbE.

Namun, dalam variasi inti IP dengan properti berikut, frekuensi clk_rxmac berbeda:

  • Rangkaian perangkat target adalah perangkat Stratix V Keluarga.
  • Parameter frekuensi referensi PHY memiliki sebesar 322,265625 MHz.
Resolusi

Masalah ini tidak memiliki solusi.

Masalah ini akan diperbaiki dalam versi Latensi Rendah di masa mendatang Fungsi 40- dan 100-Gbps Ethernet MAC dan PHY MegaCore.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® V FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.