Masalah Kritis
Anda mungkin tidak dapat memunculkan saluran transiver individu untuk desain yang mencakup MAC multiport tanpa FIFO dengan PCS dan tertanam PMA dalam mode GIGE.
Aktifkan parameter Aktifkan logika jembatan SGMII dalam desain.
Edit hal berikut di altera_tse_multi_mac_pcs_pma_gige.v:
Replace .rx_digitalreset with .rx_digitalreset (rx_digitalreset_sqcnr_5) in the altera_tse_gxb_gige_inst the_altera_tse_gxb_gige_inst_5 module.Replace .pll_is_locked with .pll_is_locked(locked_signal_21) in the altera_tse_reset_sequencer altera_tse_reset_sequencer_inst_21 module.Replace .pll_is_locked with .pll_is_locked(locked_signal_22) in the ltera_tse_reset_sequencer altera_tse_reset_sequencer_inst_22 module.
Namun, solusi ini tidak berfungsi untuk penargetan desain Stratix V ke atas. Masalah ini akan diperbaiki di versi mendatang dari fungsi MegaCore Ethernet Tiga Kecepatan.