Stratix V dan Arria V GZ Hard IP untuk PCIe RX Burst Master Dapat Mengembalikan Penyelesaian dengan Kelas Lalu Lintas yang Salah

Hard IP Stratix V dan Arria V GZ untuk PCIe RX Burst Master dapat mengembalikan penyelesaian dengan kelas dan atribut lalu lintas yang salah bidang diatur.

Solusinya adalah memperbaiki file RTL berikut, /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv. Anda harus menambahkan register untuk merekam kelas lalu lintas yang benar.

Setelah: logic [2:0] rd_tc;

Tambahkan: logic [1:0] rd_attr_reg;

Tambahkan: logic [2:0] rd_tc_reg;

Sebelum pernyataan penugasan:

req_id_reg <= req_id;

Menambahkan:

rd_attr_reg <= rd_attr;

rd_tc_reg <= rd_tc;

Pada ///RXM Pending Read Interface mengubah penugasan pertama pernyataan berikut:

assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg, rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0, rx_addr_reg[6:0], rd_tag_reg};

Dalam /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv, pernyataan :

assign attr PndRdFifoData_i[48:47];

harus dibaca:

menetapkan PndRdFifoData_i attr[47:46];

Masalah ini diperbaiki pada perangkat lunak Quartus II versi 14.1.