Ya, Altera® telah mengidentifikasi masalah baca saat menggunakan blok memori M9K pada perangkat Cyclone® III EP3C25 dalam konfigurasi tertentu untuk desain yang dikompilasi dengan perangkat lunak Quartus II versi 7.1 dan sebelumnya. Dalam hal ini pembacaan memori dapat menghasilkan data yang salah. Pada tingkat perangkat, masalah ini hanya terjadi dalam mode True Dual-Port, dengan dua clock (untuk Port A dan Port B), dengan dual clock diaktifkan, dengan satu clock memungkinkan sinyal terhubung ke VCC dalam desain, dan dengan paket register tertentu. Karena optimisasi kemasan memori dalam perangkat lunak Quartus® II, blok memori yang muncul sebagai mode memori apa pun yang didukung seperti Mode Port Tunggal atau Mode ROM sebenarnya dapat menggunakan blok memori M9K dalam Mode True Dual-Port.
Masalah ini disebabkan oleh perutean sinyal clock enable yang salah.
Anda dapat menghindari masalah ini jika Anda tidak menggunakan clock enable pada memori apa pun dalam desain Anda. Misalnya, jika Anda menggunakan Ram MegaWizard® Plug-In Manager, Anda harus tidak memeriksa opsi "Buat satu clock enable for each clock signal" untuk memori apa pun dalam desain.
Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 7.1 SP1.
Untuk Quartus II versi 7.1, tersedia patch. Silakan gunakan mySupport untuk meminta patch 0.13.
