ID Artikel: 000078798 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/10/2011

Verifikasi Formal mungkin gagal untuk Stratix V saat menggunakan perangkat lunak Cadence Encounter Conformal

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Jika Anda mencoba menggunakan perangkat lunak Cadence Encounter Conformal untuk verifikasi formal altddio_out.v, altlvds_tx.v, altlvds_rx.v, lvds_tx.v, lvds_rx.v, flvds_tx.v, flvds_rx.v, altmult_add.v, altmult_accum.v, atau altpll.v, verifikasi formal gagal dengan galat:

Error RTL 18.3: Function call does not refer to function definition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® V FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.