Masalah ini memengaruhi produk DDR2, DDR3, dan QDR II.
Untuk antarmuka lunak half-rate pada perangkat Arria V dan Cyclone V, peringatan berikut mungkin muncul selama fase fitter:
Peringatan Kritis (332168): Transfer clock berikut memiliki tidak ada penugasan ketidakpastian clock. Untuk hasil yang lebih akurat, terapkan penetapan ketidakpastian clock atau gunakan derive_clock_uncertainty Perintah.
Peringatan di atas berlaku untuk menahan ketidakpastian waktu antara domain clock AFI serta domain clock alamat dan perintah. Anda mungkin mengabaikan peringatan ini.
Solusi untuk masalah ini adalah mengabaikan peringatan yang ditampilkan. Atau, Anda dapat menekan peringatan, seperti yang dijelaskan di bawah ini.
Buka berkas _if0_p0.sdc yang dihasilkan di editor dan temukan bagian Fitter Overconstraints pada berkas.
Tambahkan baris berikut ke bagian Fitter Overconstraints pada berkas:
jika {} { # Menekan peringatan ketidakpastian clock untuk hold-time: set_clock_uncertainty -dari [get_clocks ] -to [get_clocks ] -add -hold 0.000 }
Simpan perubahan ke file.