ID Artikel: 000078869 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apa konten awal blok memori TriMatrix di perangkat Stratix II, Stratix, Cyclone II, dan Cyclone?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Isi bit memori dalam blok M4K di perangkat Stratix II, Stratix, Cyclone II, dan Cyclone didukung sebagai "0" logika. Tje M512 block pada perangkat Stratix dan Stratix II mendukung hingga "0" logika. M-RAM blok di perangkat Stratix dan Stratix II yang didukung hingga keadaan yang tidak diketahui. Ini adalah praktik desain yang baik untuk menghapus konten blok M-RAM setelah konfigurasi selesai dan perangkat terlebih dahulu masuk ke mode pengguna sebelum membaca atau menulis nilai ke blok memori M-RAM.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Stratix® FPGA
Cyclone® FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.