Tidak.
Selama pengujian CBB, pengguna hanya perlu mengatur test_in[32]=1,test_in[6]=0 dan siklus melalui mode PCIe® Gen1 dan Gen2 menggunakan test_in[5] bit. Contoh desain yang menunjukkan cara menerapkan pengujian CBB dapat diperoleh dari desain contoh PCIe Chaining DMA dan menggunakan modul altpcierd_complaince_test.v(hd).
Port testin[5] harus ditegaskan untuk minimum 16ns dan kurang dari 24 mdtk dan persyaratan ini diimplementasikan melalui modul altpcierd_complaince_test.v(hd).
Selama operasi normal, pengguna perlu mengatur test_in[32]=0, test_in[5]=1 dan test_in[6]=0.
Pembaruan sebagai berikut:
Tidak, Kompilator IP untuk PCIe tidak mendukung deteksi mode Kepatuhan otomatis.
Untuk pengujian CBB Gen1, pengguna perlu mengatur test_in[32]=1 dan test_in[6]=0.
Untuk pengujian CBB Gen2, pengguna perlu mengatur test_in[32]=1, test_in[6]=0 dan menggunakan test_in[5] untuk siklus melalui pola kepatuhan PCIe Gen1 dan Gen2.
Desain contoh PCIe Chaining DMA berisi modul yang menunjukkan cara menerapkan logika untuk pengujian CBB. Modul ini diberi nama altpcierd_compliance_test.v(hd).
Port test_in[5] harus ditegaskan untuk minimum 16ns dan kurang dari 24 mdtk dan persyaratan ini diimplementasikan melalui modul altpcierd_complaince_test.v(hd).
Selama operasi normal, pengguna perlu mengatur test_in[32]=0, test_in[5]=1 dan test_in[6]=0.