ID Artikel: 000078941 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/08/2013

Galat (10002): Tidak dapat membuka file VHDL atau Verilog HDL

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Saat mengkompirasi desain di perangkat lunak Quartus® II, Anda mungkin mengalami pesan galat berikut:

Galat (10002): Tidak dapat membuka file HDL VHDL atau Verilog "{Hierarchy}/{file_name}"

Kesalahan disebabkan ketika jalur hierarki melebihi batas jalur 256 karakter.

Resolusi

Untuk mengatasi masalah ini, persingkat jalur hierarki di bawah batas jalur 256 karakter.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® III FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.