ID Artikel: 000078941 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 29/08/2013

Galat (10002): Tidak dapat membuka file VHDL atau Verilog HDL

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saat mengkompirasi desain di perangkat lunak Quartus® II, Anda mungkin mengalami pesan galat berikut:

    Galat (10002): Tidak dapat membuka file HDL VHDL atau Verilog "{Hierarchy}/{file_name}"

    Kesalahan disebabkan ketika jalur hierarki melebihi batas jalur 256 karakter.

    Resolusi

    Untuk mengatasi masalah ini, persingkat jalur hierarki di bawah batas jalur 256 karakter.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® III FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.