ID Artikel: 000078969 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/01/2015

Mengapa saya melihat frekuensi tx_outclock yang salah saat menyimulasikan ALTERA IP LVDS Lunak dengan MAX 10 perangkat?

Lingkungan

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah yang diketahui dalam perangkat lunak Quartus® II versi 14.1 dan sebelumnya, Anda mungkin melihat frekuensi tx_outclock yang salah saat menyimulasikan IP Altera® Soft LVDS dengan perangkat MAX® 10.

     

    Resolusi

    Masalah yang diketahui ini hanya memengaruhi perilaku simulasi, dan dijadwalkan akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGAs

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.