ID Artikel: 000078973 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/09/2014

Apakah ada batasan untuk sumber clock referensi mana yang harus digunakan untuk CMU PLL pada perangkat Arria V GT saat berjalan pada kecepatan data > 6,5536 Gbps?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, seperti yang ditunjukkan dalam Tabel 2-1 bagian Clocking Transceiver pada Buku Panduan Arria® V, saat menggunakan CMU PLL dengan kecepatan data > 6,5536 Gbps pada perangkat Arria V GT, pin clock referensi khusus dalam triplet yang sama dengan posisi PLL CMU yang dituju harus digunakan sebagai sumber clock referensi.

Perangkat lunak Quartus® II akan memungkinkan Anda untuk mengkompirasi desain ketika jam referensi alternatif bersumber dari jaringan clock referensi, tetapi ini tidak optimal. Pin clock referensi khusus dari triplet harus digunakan untuk performa gangguan yang optimal.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Arria® V GT FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.