ID Artikel: 000079038 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/11/2011

Tidak Dapat Mengonfigurasi Kotak Centang Optimasi Sumber Daya DSP di Editor Parameter FFT untuk Perangkat Stratix V

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    Mengubah
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Dalam QDR II dan QDR II SRAM Controller dengan penargetan UniPHY Arria perangkat V atau Cyclone V, dengan latensi baca tidak sama dengan 2, clock mem_cq_n gratis tidak digunakan untuk penangkapan, karena itu pin tidak digunakan.

Dalam kasus di mana latensi baca sama dengan 2, mem_cq_n melayani sebagai clock penangkapan dan mem_cq tidak digunakan.

Masalah ini memengaruhi penargetan Kontroler SRAM QDR II dan QDR II Arria V dan Cyclone perangkat V, di mana latensi baca tidak sama dengan 2.

Resolusi

Anda dapat mengaktifkan opsi ini secara manual dengan memodifikasi yang dihasilkan berkas variasi secara manual, dari DSP ARCH g => 0, hingga DSP ARCH g => 1.

Status Solusi

Masalah ini akan diperbaiki dalam rilis FFT MegaCore di masa mendatang Fungsi.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® V FPGA

1

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.