ID Artikel: 000079170 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/11/2011

Kontroler RLDRAM II dengan Simulasi UniPHY gagal di Riviera-PRO

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    Simulasi
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Simulasi di Riviera-PRO mungkin gagal, dengan pesan galat menyarankan bahwa MEM_WRITE_DQS_WIDTH harus berisi nilai positif.

Resolusi

Solusi untuk masalah ini adalah membuka alt_mem_if_rldramii_mem_model.sv file di editor teks, dan buat perubahan berikut:

  1. Dekat bagian atas file, ubah parameter deklarasi untuk MEM_WRITE_DQS_WIDTH dari: parameter MEM_WRITE_DQS_WIDTH = “”; Untukparameter MEM_WRITE_DQS_WIDTH = 1;
  2. Lebih lanjut di file, ubah: time [MEM_WRITE_DQS_WIDTH - 1:0] mem_dk_time; Untuktime mem_dk_time[MEM_WRITE_DQS_WIDTH]

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.