ID Artikel: 000079235 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/12/2015

Mengapa blok DSP builder advance synthesisInfo gagal membatasi latensi ketika ditentukan?

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    DSP Builder for Intel® FPGAs Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Saat menggunakan blok synthesisInfo di pustaka DSP Builder Advanced, latensi hanya dapat dibatasi antara blok ChannelIn dan ChannelOut.

 

Resolusi

Jika Anda menggunakan bock GPIN dan GPOUT sebagai antarmuka ke subsstem Anda, batasan latensi blok synthesisInfo tidak akan diperhitungkan, kecuali jika diganti oleh sepasang blok ChannelIn dan ChannelOut.

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.