Deskripsi
Masalah telah diidentifikasi ketika parameter generik VHDL tidak dipetakan dengan benar untuk sintesis saat terhubung di Qsys. Masalah ini memengaruhi semua jenis parameter generik kecuali integer. Contoh kesalahan adalah sebagai berikut:
Galat: Galat (10482): Galat VHDL di ext_incl.vhd(33): objek "\'0\'" digunakan tetapi tidak dinyatakan File: ... Jalur ext_incl.vhd: 33
Untuk mengatasi masalah ini, diperlukan bahwa semua parameter generik dalam periferal VHDL Qsys memiliki tipe integer.
Masalah ini akan diselesaikan dalam rilis Qsys di masa mendatang.