ID Artikel: 000079350 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 15/08/2012

Bagaimana cara menghubungkan sinyal mem_ac_parity, mem_err_out_n, dan parity_error_n DDR3 SDRAM High Performance Controller berbasis Altmemphy jika saya tidak ingin menggunakan fitur paritas di RDIMM DDR3 SDRAM?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda dapat mengikat mem_err_out_n ke "Tinggi" dan membiarkan mem_ac_parity dan parity_error_n terhubung dalam High Performanc Controller berbasis Altmemphy jika Anda tidak ingin menggunakan fitur paritas asalkan didukung oleh DDR3 SDRAM RDIMM.

 

Lihat lembar data modul memori Anda untuk memastikan bahwa fitur paritas adalah opsional.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.