Model megafungsi sld_virtual_jtag dapat memberikan hasil yang salah selama simulasi fungsional jika Anda menentukan lebar register instruksi (IR) kurang dari atau sama dengan 3 bit dalam perangkat lunak Quartus® II versi 6.0. Namun, desainnya mensintesis dan beroperasi dengan benar di perangkat.
Masalah ini telah diperbaiki di perangkat lunak Quartus II versi 6.0 SP1.
Untuk menghindari masalah ini pada perangkat lunak Quartus II versi 6.0, atur lebar IR ke nilai yang lebih besar dari 3 untuk simulasi fungsi. Ketika Anda telah menyelesaikan simulasi fungsional, Anda dapat mengatur nilai ke nomor yang diinginkan untuk kompilasi reguler.