ID Artikel: 000079398 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa saya melihat hasil simulasi fungsi JTAG Virtual yang salah?

Lingkungan

  • Simulasi
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Model megafungsi sld_virtual_jtag dapat memberikan hasil yang salah selama simulasi fungsional jika Anda menentukan lebar register instruksi (IR) kurang dari atau sama dengan 3 bit dalam perangkat lunak Quartus® II versi 6.0.  Namun, desainnya mensintesis dan beroperasi dengan benar di perangkat.

    Masalah ini telah diperbaiki di perangkat lunak Quartus II versi 6.0 SP1.

    Untuk menghindari masalah ini pada perangkat lunak Quartus II versi 6.0, atur lebar IR ke nilai yang lebih besar dari 3 untuk simulasi fungsi. Ketika Anda telah menyelesaikan simulasi fungsional, Anda dapat mengatur nilai ke nomor yang diinginkan untuk kompilasi reguler.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.