ID Artikel: 000079424 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apa sumber daya untuk pin input clock khusus Cyclone® II saat dikonfigurasi untuk standar LVDS atau LVPECL I/O?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Ketika pin input clock khusus Cyclone II dikonfigurasi untuk standar LVDS atau LVPECL I/O untuk operasi input, buffer diferensial didukung oleh VCCINT, bukan VCCIO.  Dengan demikian, VCCIO tidak harus 2,5V ketika Anda menggunakan standar LVDS atau LVPECL I/O pada pin input clock khusus untuk operasi input.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® II FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.