ID Artikel: 000079429 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/11/2011

Clock mem_cq_n Tidak Digunakan untuk Antarmuka QDR pada Arria V dan Cyclone V

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Dalam QDR II dan QDR II SRAM Controller dengan penargetan UniPHY Arria perangkat V atau Cyclone V, dengan latensi baca tidak sama dengan 2, clock mem_cq_n gratis tidak digunakan untuk penangkapan, karena itu pin tidak digunakan.

Dalam kasus di mana latensi baca sama dengan 2, mem_cq_n melayani sebagai clock penangkapan dan mem_cq tidak digunakan.

Masalah ini memengaruhi penargetan Kontroler SRAM QDR II dan QDR II Arria V dan Cyclone perangkat V, di mana latensi baca tidak sama dengan 2.

Resolusi

Tidak ada solusi untuk masalah ini.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Arria® V FPGA dan SoC FPGA
Cyclone® V FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.