ID Artikel: 000079439 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 25/10/2013

Mengapa saya tidak dapat merutekan periferal NAND, SDMMC, dan USB ke FPGA dalam beta pelanggan Quartus 13.1?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Perangkat lunak Quartus® II versi 13.0 salah memungkinkan antarmuka HPS NAND, SDMMC, dan USB untuk dialihkan ke fabric FPGA

Ini telah diperbaiki untuk perangkat lunak Quartus® II versi beta pelanggan 13.1 dan yang lebih baru, HPS NAND, SDMMC, dan USB dibatasi dari perutean ke fabric FPGA.

Resolusi

 

Produk Terkait

Artikel ini berlaku untuk 5 produk

Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.