ID Artikel: 000079613 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 12/09/2012

Bagaimana cara mengontrol mode PIPE atau mode serial dalam contoh testbench?

Lingkungan

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Satu parameter, serial_sim_hwtcl, dalam file altprice_tbed_sv_hwtcl.v, mengontrol apakah testbench disimulasikan dalam mode PIPE atau mode serial. Kapan diatur ke 0, simulasi berjalan dalam mode PIPE; ketika diatur ke 1, perangkat berjalan dalam mode seri.

    Resolusi

     

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.