ID Artikel: 000079663 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/11/2011

Peringatan C106 untuk Interlaken MegaCore Function Variasi 10 dan 20-Lane Dengan Transibel

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    Interlaken
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Saat Anda mengkompilasi fungsi Interlaken MegaCore 10 atau 20-jalur variasi dengan transibel, pesan peringatan berikut muncul:

Warning: (Medium) Rule C106:Clock signal source should not drive registers triggered by different clock edges.

Resolusi

Masalah ini tidak memiliki solusi. Namun, masalah ini tidak memiliki desain Dampak. Anda dapat mengabaikan pesan peringatan ini.

Masalah ini akan diperbaiki di versi Interlaken yang akan datang Fungsi MegaCore.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.