ID Artikel: 000079685 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/08/2013

Mengapa saya melihat galat "System.xcvr: "Number of lanes" (lanes) (1) out of range (1,0)" Qsys saat meningkatkan desain kit peralatan transiver Stratix IV GX dan Arria II GX di antara berbagai versi perangkat lunak Quartus II?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak pengarsipan Quartus® II, Anda mungkin melihat galat Qsys di atas saat meningkatkan Stratix® IV GX dan Arria® II GX desain toolkit transceiver antara berbagai versi perangkat lunak Quartus II.

    Hal ini disebabkan oleh Arsip Quartus II yang tidak mengimpor folder "IP" desain.

    Resolusi Untuk memperbaiki masalah ini salin folder "IP" ke proyek Anda. Folder IP dapat ditemukan pada desain contoh Toolkit Transceiver.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® II GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.