ID Artikel: 000079706 Jenis Konten: Instal & Pengaturan Terakhir Ditinjau: 20/07/2015

Mengapa output data paralel penerima perangkat V GT Stratix salah saat menggunakan perangkat lunak Quartus II versi 14.0 hingga 15.0?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Karena masalah dalam versi perangkat lunak Quartus® II 14.0 hingga 15.0, Anda mungkin melihat rx_parallel_data yang salah[63:0] output data paralel pada penerima Stratix® V GT. rx_parallel_data[127:64] akan benar.
    Resolusi

    Untuk mengatasi masalah ini, Anda dapat menginstal perangkat lunak Quartus II versi 15.0, kemudian mengunduh dan menginstal patch di bawah ini

      Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

      Produk Terkait

      Artikel ini berlaku untuk 2 produk

      Stratix® V FPGA
      Stratix® V GT FPGA

      Perlu bantuan lainnya?

      Hubungi dukungan

      Pelepasan tanggung jawab

      1

      Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

      Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.