ID Artikel: 000079711 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa ada 4 pin kurang yang dilaporkan dalam laporan penggunaan pin kompilasi saya saat menargetkan ulang desain MAX 7000S, 7000A, 7000B, 3000A ke perangkat MAX II?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Dalam perangkat MAX® 7000S/A/B dan 3000A, pin Joint Test Action Group (JTAG) adalah pin tujuan ganda - melalui opsi perangkat dalam perangkat lunak yang dapat diatur menjadi pin antarmuka JTAG atau dapat digunakan sebagai pin input/output (I/O) reguler tanpa meninggalkan kemampuan JTAG test atau ISP. Dalam MAX proyek 7000S/A/B dan 3000A, ketika pin ini diaktifkan untuk JTAG, pin tersebut dihitung dalam total I/O yang digunakan untuk desain. Dalam perangkat MAX II, pin JTAG didedikasikan dan tidak dapat bertindak sebagai pin I/O dan tidak ada dalam jumlah I/O.

Produk Terkait

Artikel ini berlaku untuk 1 produk

MAX® II CPLD

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.