ID Artikel: 000079827 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/10/2013

Mengapa saya melihat inisialisasi blok memori Arria® V M10K saya salah?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
  • Arria® V Transceiver Native PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada perangkat lunak Quartus® II versi 13.0sp1 dan sebelumnya, Anda mungkin menemukan konten awal blok memori Arria® V M10K salah dalam perangkat keras.

    Masalahnya khusus untuk kasus di mana dua blok RAM port tunggal dikemas ke dalam satu sumber daya M10K di mana kedua blok RAM memiliki kemampuan baca atau tulis yang konstan (VCC atau GND).

    Resolusi

    Hubungkan sinyal fungsi baca dan tulis ke sinyal dinamis sehingga tidak terikat dengan VCC atau GND.

    Masalah ini telah diperbaiki di perangkat lunak Quartus® II versi 15.0.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.