ID Artikel: 000079845 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/11/2011

Kesalahan Yang Lebih Bugar Saat Mengkompirasi Desain DDR2 di Bawah 240 MHz pada Kontroler SDRAM DDR2 dan DDR3 dengan UniPHY

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Untuk desain DDR2 yang beroperasi pada frekuensi 240 MHz atau kurang, fitter mungkin menampilkan pesan galat: Can’t place Top/Bottom or Left/Right PLL.

Resolusi

Penanganan masalah untuk masalah ini adalah dengan mengaktifkan Hapus Opsi sintesis Register Duplikat .

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.