ID Artikel: 000079878 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/08/2012

Mengapa saya melihat bit error pada saluran RX 0 blok transiver GXBL1 ketika saya berhenti menegaskan sinyal gxb_powerdown transceiver block GXBL0 saat menggunakan Cyclone® perangkat IV GX EP4CGX150 dan EP4CGX75?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin melihat bit error pada saluran RX 0 blok transiver GXBL1 ketika Anda menegaskan sinyal gxb_powerdown blok transiver GXBL0 saat menggunakan Cyclone® perangkat IV GX EP4CGX150 dan EP4CGX75 karena konektivasi di dalam perangkat.

Desain yang mungkin terpengaruh adalah:

  • Cyclone perangkat IV GX EP4CGX150 dan EP4CGX75 yang menggunakan bank transiver GXBL0 dan GXBL1
  • Saluran RX 0 dalam transiver bank GXBL1 digunakan
  • TX Channel 3 dalam transiver bank GXBL0 digunakan
  • Sinyal gxb_powerdown bank transiver GXBL0 dan GXBL1 dikendalikan secara independen.

Desain yang terpengaruh mungkin perlu disinkronkan ulang.

Resolusi

Untuk mengatasi masalah ini, jangan gunakan sinyal gxb_powerdown untuk transiver bank GXBL0. Alih-alih Anda dapat menegaskan sinyal pll_areset, tx_digitalreset, rx_analogreset, dan rx_digitalreset .

Produk Terkait

Artikel ini berlaku untuk 3 produk

Cyclone® FPGA
FPGA Cyclone® IV
Cyclone® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.