ID Artikel: 000079954 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 15/04/2015

Galat (12857): PIN reset HIP "perst" terkunci ke "PIN_&ltyour_PERST_ lokasi pin&gt", yang tidak legal.

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Karena masalah dalam perangkat lunak Quartus® II versi 13.1, Anda akan melihat galat ini jika Anda salah menghubungkan pin DDR3 atau memiliki pin yang tidak terhubung di bagian DDR perangkat.  Jika Anda memiliki koneksi pin DDR yang salah, Anda akan melihat galat ini bahkan jika PERST Anda berada di lokasi pin yang legal dan benar.
    Resolusi

    Memperbaiki kesalahan pin DDR.

    Masalah ini telah diperbaiki pada perangkat lunak Quartus II versi 14.0.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.